# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-099559

(43)Date of publication of application: 07.04.2000

(51)Int.CI.

G06F 17/50 H01L 29/78 H01L 21/336

(21)Application number: 10-271429

(71)Applicant : NEC CORP

(22)Date of filing:

25.09.1998


(72)Inventor: MIZUTANI HIROSHI

#### (54) CIRCUIT DESIGN METHOD

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a circuit design method for obtaining high calculation precision with less parameter in a large signal simulation.

SOLUTION: In the design method of a circuit using a field effect transistor, the field effect transistor is shown as a two terminal non-linear circuit model source constituted of the parallel connection of a current source 6, where a gate terminal is opened in a use frequency band and whose current changes dependently on voltage, and a capacitor 5 between a source and a drain. Then, element parameter in a large signal operation whose amplitude of input voltage, which is decided by the impedance of the circuit and input voltage, is large is obtained.



#### **LEGAL STATUS**

[Date of request for examination]

25.09.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]
[Date of registration]

3068065

19.05.2000

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

### (12) 特 許 公 報 (B 2)

(11)特許番号 特許第3068065号 (P3068065)

(45)発行日 平成12年7月24日(2000.7.24)

(24)登録日 平成12年5月19日(2000.5.19)

(51) Int.Cl.7

觀別記号

FΙ

H01P 1/15

H01P 1/15

請求項の数8(全 9 頁)

(21)出願番号 特願平10-271429

(22)出願日 平成10年9月25日(1998, 9, 25)

(65) 公開番号 特開2000-99559(P2000-99559A) (43) 公開日 平成12年4月7日(2000.4.7)

分開日 平成12年4月7日(2000.4.7)審査請求日 平成10年9月25日(1998.9.25)

(73)特許権者 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 水谷 拾

東京都港区芝五丁目7番1号 日本電気

株式会社内

(74)代理人 100100893

弁理士 渡辺 勝 (外3名)

審査官 早川 学

最終頁に続く

#### (54) 【発明の名称】 回路設計方法

1

#### (57)【特許請求の範囲】

【請求項1】 電界効果トランジスタを用いた回路の設計方法において、

前記電界効果トランジスタをそのゲート端子が少なくとも使用周波数帯域において開放としてソースとドレイの2端子非線形回路モデルとして表わして、前記電界効果トランジスタを用いた回路のインピーダンスと入力電圧とで決まる入力電圧の振幅が大きな大信号動作における素子パラメータを求めることを特徴とする回路設計方法。

【請求項2】 請求項1に記載の回路設計方法において、

前記2端子非線形回路モデルが、電圧に依存して電流が 変化する電流源とソース・ドレイン間容量との並列接続 からなる2端子非線形回路モデルであることを特徴とす る回路設計方法。

【請求項3】 請求項1に記載の回路設計方法において、

前記2端子非線形回路モデルは、ピンチオフ状態のとき、電圧に依存して電流が変化する電流源とソース・ドレイン間容量とが並列接続された回路モデルからなり、オープンチャネル状態のとき、前記電流源のみの回路モデルからなることを特徴とする回路設計方法。

【請求項4】 請求項2または請求項3に記載の回路設 10 計方法において、

前記電流源は、ソース・ドレイン間の電圧に依存して変化することを特徴とする回路設計方法。

【請求項5】 請求項4に記載の回路設計方法において、

オープンチャネル状態およびピンチオフ状態の各状態に

2

おけるドレイン電流およびゲート電流をそれぞれ、ソー ス・ドレイン間電圧の範囲に応じて、ソース・ドレイン 間電圧の関数または所定の関数を用いた式で表わすよう にし、該式を用いて前記電流源のパラメータを求めるこ とを特徴とする回路設計方法。

【請求項6】 請求項4に記載の回路設計方法におい て、

ソース・ドレイン間電圧をVds、ビルトイン電圧を o B、 スレッショルド電圧をVr、オープンチャネル状態のゲー トバイアスをVgso、ピンチオフ状態のゲートバイアスを 10

$$Ids_{O} = \begin{cases} \beta(-R_{Iso}Ig_{O} + \phi_{B} - V_{T})^{2} \tanh(\alpha V ds), \\ \beta(Vgs_{O} - V ds - V_{T})^{2} \tanh(\alpha V ds), \\ \beta(Vgs_{O} - V_{T})^{2} \tanh(\tau V ds), \end{cases}$$

【数2】

$$I_{G_O} = \begin{cases} 0, & -\phi_B \le V ds \\ I_{S_G} \left[ \exp \left[ K_f \left( V_{GS_O} - V ds - \phi_B \right) \right] - 1 \right], & V ds \le -\phi_B \end{cases}$$

と表わし、ピンチオフ状態のときドレイン電流Idsp、ゲ

ート電流Igrをそれぞれ、

$$Ids_P = \begin{cases} \beta(-R_{Iso}Ig_P + \phi_B - V_T)^2 \tanh(\alpha V ds), & V ds \leq V gs_P - \phi_B \\ \beta(V gs_P - V ds - V_T)^2 \tanh(\alpha V ds), & V gs_P - \phi_B \leq V ds \leq V gs_P - V_T \\ 0, & V gs_P - V_T \leq V ds \leq V_B \end{cases} \cdots (3)$$

$$Is_D \Big[ \exp\Big[K_r \Big(V ds - V_B\Big)\Big] - 1 \Big\}, \qquad V_B \leq V ds$$

【数4】

$$Ig_{P} = \begin{cases} 0, & Vgs_{P} - \phi_{B} \leq Vds \\ Is_{G} \left\{ \exp \left[ K_{f} \left( Vgs_{P} - Vds - \phi_{B} \right) \right] - 1 \right\}, & Vds \leq Vgs_{P} - \phi_{B} \end{cases} \dots \dots$$

と表わし、これら各式により前記電流源のパラメータを 決定することを特徴とする回路設計方法。

【請求項7】 請求項2または請求項3に記載の回路設 計方法において、

前記ソース・ドレイン間容量は、ソース・ドレイン間の 電圧に依存して変化することを特徴とする回路設計方

【請求項8】 請求項2または請求項3に記載の回路設 計方法において、

前記ソース・ドレイン間容量に関するパラメータを、前 記電界効果トランジスタを用いた回路のインピーダンス と入力電圧とで決まる入力電圧の振幅が小さな小信号動 作で実測した小信号パラメータに対してフィッティング することにより独立に決定し、

前記電流源に関するパラメータを、前記電界効果トラン ジスタの電流・電圧特性の実測値に対してフィッティン グすることにより独立に決定することを特徴とする回路 設計方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電界効果トランジ 50 幅が大きいため、FETの各パラメータは入力電圧依存

・ファクタをα、トランスコンダクタンス・パラメータ をβ、前記Vdsが正のときのドレイン電圧スケーリング ・ファクタをγ、ドレイン耐圧をVB、ドレインおよびゲ ートの飽和電流パラメータをそれぞれIso、Isc、電圧ス ケーリング・ファクタをKr、Kr、ゲートアイソレー ション抵抗をRiso とし、

VgsP、前記Vdsが負のときのドレイン電圧スケーリング

オープンチャネル状態のときのドレイン電流Idso、ゲー ト電流Igoをそれぞれ、

$$Vds \le -\phi_B$$

$$-\phi_B \le Vds \le 0 \quad \cdots \quad (1)$$

$$0 \le Vds$$

スタ (FET: field effect transistor) を用いた回 路の設計方法に関し、特に大信号動作におけるFET回 路の設計方法に関する。

[0002]

【従来の技術】一般に、FETを用いた回路の設計で は、小信号動作および大信号動作に応じて扱う素子モデ ルが異なる。ここで、大信号とは、入力電圧とFETを 用いた回路のインピーダンスで決まる入力電圧の振幅が 大きいものをいう。例えば入力電力20dBm (=10 log(100mW/1mW)) であれば大信号である。 これに対して、入力電圧の振幅が小さいものを小信号と いう。例えば入力電力-20dBm (=10log(0. 01mW/1mW)) であれば小信号である。

【0003】小信号入力の場合は、入力電圧の振幅が小 さく、電圧変化の範囲が非常に小さいため、FETの各 パラメータを一定として取り扱うことができ、出力電流 の変化は入力電圧に対して一次の関数で変化するとして 近似できる。このことから、小信号動作では、FETを 線形回路として取り扱うことができる。

【0004】一方、大信号入力の場合は、入力電圧の振

性を持つこととなり、出力電流の変化は入力電圧に対して一次関数として扱うことはできない。このように、大信号動作では、FETは非線形回路として取り扱うことになる。

【0005】FETは、図8(a)のようにソース1、ドレイン2、ゲート3の3端子を有する。このFETの等価回路は、例えばH.Statzらによるアイ・イー・イー・イー・トランザクション・オン・エレクトロン・デバイス, ED-34, pp.160-169, Feb. 1987に開示されているように、図9に示すような3端子の回路として表わされ 10る。同様なモデルが、W.R.Curticeらによるアイ・イー・イー・イー・トランザクション・オン・マイクロウェーヴ・セオリー・アンド・テクニークス, MTT-33, pp.1 383-1394, Dec. 1985にも開示されている。

【0006】上述のように3端子構造のFETを3端子の非線形FETモデルとして表わす場合、その素子パラメータの数は、例えば以下の表1に示すH.Statzらのモデルのように32個にも上る。

#### [0007]

#### 【表 1 】

名前	怠味
β	トランスコンダクタンス・パラメータ
VTO	スレッショルド電圧
α	飽和電流パラメータ
λ	出力コンダクタンスパラメータ
θ	Statz's の b パラメータ
Ŧ	ゲート直下の運移時間
·VBR	ゲートドレイン逆方向耐圧
<b>IS</b>	ゲート接合逆方向蛇和電流
N	ゲート接合アイテ゚アリティ・ファクター
VBI	ビルトイン・ゲート電位
FC	<b>順方向空乏層容量係數</b>
RC	出力コンダタタンスの周波数依存性パラメータ
CRF	出力コンデッケンスの周波数依存性ペラメータ
RD	ドレイン・オーミック抵抗
RG	ゲート抵抗
RS	ソース・オーミック抵抗
RIN	テャンネル抵抗
CGSO	ゼロ・パイアス・ケートーソース接合容量
CGDO	ゼロ・パイアス・ゲートードレイン接合容量
DELTAI	容量的和運移電圧パラメータ
DELTA2	容量スレッショルド五移電圧パラメータ
CDS	ドレインーソ <del>ー</del> ス容量
CGS	ゲートーソース容量
CGD	ゲートードレイン容量
KP	フリッカー・練音保敦
AF	フリッカー経音指数
TNOM	パラメータ抽出時の温度
ЖП	飽和電流の温度指数
EG	エネルギーギャップ
VIOTO	VTO 温度指数
BETATCE	1 - 1 - 10-10-1
FFE	フリッカー雑音局放散指数

このため、3端子非線形FETモデルを用いたFET回路で、大信号入力時の動作状態(大信号動作)を表現する場合は、32個のパラメータを何らかの方法によって決定する必要がある。そのため、従来は多くの時間と労力を費やして、それらパラメータを決定していた。

#### [0008]

【発明が解決しようとする課題】以上述べたように、従来のFET回路の設計においては、非線形FETモデルを3端子回路モデルとして表現するため、例えば32個という非常に多くのパラメータを決定する必要があり、設計に多くの時間と労力を費やすという問題がある。また、そのようにして決定した非線形FETモデルのパラメータ群は、実際の動作を完全に表現できる満足のいくものでない場合が多く、この問題点を回避すべく自家製の非線形FETモデルを開発している例も多い。

6

【0009】ところで、ゲート端子が所用周波数帯域に おいて開放状態に見えるように設計されたゲートバイア ス回路を備え、例えばゲート端子に通常十分な大きさの 抵抗が接続され、DCバイアスのみを印加するようなス イッチ回路においては、所用周波数帯域においてFET を見ると、FETは2端子モデルとして扱うことができ る。このようなスイッチ回路に用いるFETは、通常ド レイン・ソース間にDCバイアスを印加しないため、小 さな入力信号の領域 (小信号動作) での等価回路は非常 に簡単なものとなる。例えば、オープンチャネル状態で 20 は、図8 (b) のように単なる抵抗7として表すことが でき、ピンチオフ状態では、図8(c)のように単なる 容量5として表すことができる。このような小信号等価 回路を簡単な抵抗7と容量5で表す設計方法は、例えば M.J.Schindlerらにより、アイ・イー・イー・イー・ト ランザクション・オン・マイクロウェーヴ・セオリー・ アンド・テクニークス, MTT-35, pp.1486-1493, Dec. 1 987に開示されている。

【0010】上述のように小信号等価回路を2端子の簡単な回路(2端子モデル)として表わす設計方法では、決定すべき素子パラメータが前述の3端子モデルのように多くなることがないため、パラメータの決定に要する時間も短くて済む。しかし、同様な回路モデルを大信号動作の設計に適用して回路を設計することは、これまでになかった。

【0011】本発明は、以上の点に鑑みてなされたもので、大信号シミュレーションにおいて少ないパラメータで高い計算精度を得ることのできる回路設計方法を提供することを目的とする。

#### [0012]

【課題を解決するための手段】上記目的を達成するため、本発明の回路設計方法は、電界効果トランジスタを用いた回路の設計方法において、前記電界効果トランジスタをそのゲート端子が少なくとも使用周波数帯域において開放としてソースとドレイの2端子非線形回路モデルとして表わして、前記電界効果トランジスタを用いた回路のインピーダンスと入力電圧とで決まる入力電圧の振幅が大きな大信号動作における素子パラメータを求めることを特徴とする。

【0013】上記の場合、前記2端子非線形回路モデル 50 が、電圧に依存して電流が変化する電流源とソース・ド レイン間容量との並列接続からなる2端子非線形回路モ デルであるようにしてもよい。

【0014】また、前記2端子非線形回路モデルは、ピ ンチオフ状態のとき、電圧に依存して電流が変化する電 流源とソース・ドレイン間容量とが並列接続された回路 モデルからなり、オープンチャネル状態のとき、前記電 流源のみの回路モデルからなるようにしてもよい。

【0015】さらに、前記電流源は、ソース・ドレイン 間の電圧に依存して変化するようにしてもよい。この場 合、オープンチャネル状態およびピンチオフ状態の各状 10 態におけるドレイン電流およびゲート電流をそれぞれ、 ソース・ドレイン間電圧の範囲に応じて、ソース・ドレ イン間電圧の関数または所定の関数を用いた式で表わす ようにし、該式を用いて前記電流源のパラメータを求め

$$Ids_{O} = \begin{cases} \beta(-R_{lso}Ig_{O} + \phi_{B} - V_{T})^{2} \tanh(\alpha V ds), \\ \beta(Vgs_{O} - V ds - V_{T})^{2} \tanh(\alpha V ds), \\ \beta(Vgs_{O} - V_{T})^{2} \tanh(\tau V ds), \end{cases}$$

[0017]

$$Ig_O = \begin{cases} 0, \\ Is_G \left[ \exp \left[ K_f \left( Vgs_O - Vds - \phi_B \right) \right] - 1 \right], \end{cases}$$

と表わし、ピンチオフ状態のときドレイン電流Idsp、ゲ ート電流Igrをそれぞれ、

$$Ids_{P} = \begin{cases} \beta(-R_{Iso} ig_{P} + \phi_{B} - V_{T}) - \tanh(aVds), & Vas \Rightarrow Vgs_{P} - \phi_{B} \\ \beta(Vgs_{P} - Vds - V_{T})^{2} \tanh(aVds), & Vgs_{P} - \phi_{B} \leq Vds \leq Vgs_{P} - V_{T} \\ 0, & Vgs_{P} - V_{T} \leq Vds \leq V_{B} \\ Is_{D} \left[ \exp\left[K, \left(Vds - V_{B}\right)\right] - 1\right], & V_{B} \leq Vds \end{cases}$$

[0019]

$$Ig_{P} = \begin{cases} 0, \\ Is_{G} \left\{ \exp \left[ K_{f} \left( Vgs_{P} - Vds - \phi_{B} \right) \right] - 1 \right\} \end{cases}$$

と表わし、これら各式により前記電流源のパラメータを 決定するようにしてもよい。

【0020】さらに、前記ソース・ドレイン間容量は、 ソース・ドレイン間の電圧に依存して変化するようにし てもよい。

【0021】さらに、前記ソース・ドレイン間容量に関 するパラメータを、前記電界効果トランジスタを用いた 回路のインピーダンスと入力電圧とで決まる入力電圧の 振幅が小さな小信号動作で実測した小信号パラメータに 対してフィッティングすることにより独立に決定し、前 記電流源に関するパラメータを、前記電界効果トランジ スタの電流・電圧特性の実測値に対してフィッティング することにより独立に決定するようにしてもよい。

【0022】(作用)上記のとおりの本発明において は、従来3端子で表していた非線形FETモデルを非線 形2端子回路モデルで表すことができるので、3端子モ デルで32個必要であったパラメータを例えば9個に減 50

るようにしてもよい。また、ソース・ドレイン間電圧を Vds、ビルトイン電圧を øB、スレッショルド電圧をVr、 オープンチャネル状態のゲートバイアスをVgso、ピンチ オフ状態のゲートバイアスをVgsr、前記Vdsが負のとき のドレイン電圧スケーリング・ファクタをα、トランス コンダクタンス・パラメータをβ、前記Vdsが正のとき のドレイン電圧スケーリング・ファクタをγ、ドレイン 耐圧をVB、ドレインおよびゲートの飽和電流パラメータ をそれぞれIso、Isc、電圧スケーリング・ファクタをK r、Ki、ゲートアイソレーション抵抗をRiso とし、オ ープンチャネル状態のときのドレイン電流Idso、ゲート 電流Igoをそれぞれ、

8

【数7】  $(\beta(-R_{iso}Ig_P+\phi_B-V_T)^2$ tanh(aVds),  $Vds \leq Vgs_P-\phi_B$  $Vgs_P - V_T \leq Vds \leq V_R$ 

[0018]

らすことができる。これらパラメータの1つである容量 値は、実測した小信号パラメータ(あるいはスイッチな どの試作結果)を用いることにより、ほぼ一義的に決定 できる。残りのパラメータ8個は電流源のパラメータ で、これは容量値とは独立にFETの電流電圧特性にフ ィッティングすることによって決定することができる。 このことから、本発明においては、パラメータの決定が 従来の3端子FETモデルを用いていたときに比べてよ り簡易となり、例えば大信号シミュレーションにおいて 9個という少ないパラメータにもかかわらず高い計算精 度を得ることが可能となる。

[0023]

【発明の実施の形態】次に、本発明の実施形態について 図面を参照して説明する。

【0024】本発明の回路設計方法においては、電界効 果トランジスタのゲート端子が少なくとも使用周波数帯 域において開放に見えるような構成として、該電界効果

トランジスタをソースとドレインの2端子非線形回路モ デルとして表わし、この2端子非線形回路モデルの大信 号動作における素子パラメータを求めるようになってい る。これにより、少ないパラメータで高い計算精度を得 ることが可能になっている。以下、具体的な実施形態を 説明する。

【0025】 (第一の実施形態) 図1に、本発明の第1 の実施形態の回路設計方法に用いる2端子非線形FET モデルを示す。この2端子非線形FETモデルは、ゲー トバイアス回路によって所定の周波数帯域においてゲー 10 ト端子が開放に見えるようにゲート3にアイソレーショ ン抵抗4を付加したFETの等価回路であって、ソース

$$\begin{split} Ids_O = \begin{cases} \beta (-R_{lso} Ig_O + \phi_B - V_T)^2 \tanh(\alpha V ds), \\ \beta (Vgs_O - V ds - V_T)^2 \tanh(\alpha V ds), \\ \beta (Vgs_O - V_T)^2 \tanh(\tau V ds), \end{cases} \end{split}$$

[0028]

$$Ig_O = \begin{cases} 0, \\ Is_G \left[ \exp \left[ K_f \left( Vgs_O - Vds - \phi_B \right) \right] - 1 \right], \\ 20 \end{cases}$$

と表わすことができ、FETがピンチオフ状態のときド レイン電流Idsr、ゲート電流Igrはそれぞれ、

$$lds_{P} = \begin{cases} \beta(-R_{Iso}Ig_{P} + \phi_{B} - V_{T})^{2} \tanh(\alpha V ds), & V ds \leq V gs_{P} - \phi_{B} \\ \beta(V gs_{P} - V ds - V_{T})^{2} \tanh(\alpha V ds), & V gs_{P} - \phi_{B} \leq V ds \leq V gs_{P} - V_{T} \\ 0, & V gs_{P} - V_{T} \leq V ds \leq V_{B} \\ Is_{D} \left\{ \exp\left[K, \left(V ds - V_{B}\right)\right] - 1\right\}, & V_{B} \leq V ds \end{cases}$$

[0030]

$$Ig_{P} = \begin{cases} 0, \\ Is_{G} \left\{ \exp \left[ K_{f} \left( Vgs_{P} - Vds - \phi_{B} \right) \right] - 1 \right\}, \end{cases}$$

と表わすことができる。ここで、φβはビルトイン電 圧、Vrはスレッショルド電圧、Vgsoはオープンチャネル 状態のゲートバイアス、VgSPはピンチオフ状態のゲート バイアス、αはVdsが負のときのドレイン電圧スケーリ ング・ファクタ、βはトランスコンダクタンス・パラメ ータ、yはVdsが正のときのドレイン電圧スケーリング ・ファクタ、VBはドレイン耐圧、ISD、ISGはそれぞれド レインおよびゲートの飽和電流パラメータ、Kr、Kr はともに電圧スケーリング・ファクタ、Riso はゲートア イソレーション抵抗である。ここでは、Vdsに関する双 曲線関数を用いて表わした例について説明したが、その 他の関数、例えばVdsに関する三次曲線関数あるいは高 次の多項式関数などを用いて表わすようにしてもよい。 【0031】次に、この2端子非線形FETモデルを用 いた回路の素子パラメータの決定方法について説明す る。ここでは、図1に示した2端子非線形FETモデル をもとに、ゲート長が 0. 15 μm、ゲート幅が 100 μmのAlGaAs系へテロ接合FETを用いた場合 の、素子パラメータの決定方法を説明する。

・ドレイン間容量5と電流源(電圧に依存して電流が変 化する素子) 6の並列接続からなる2端子回路モデルで 表わされる。

10

【0026】この2端子非線形FETモデルでは、電流 源は、ドレイン電流Idsをソース・ドレイン間電圧Vdsの 関数として表すと、双曲線関数を用いて下記の式 (1) ~(4) のように表わすことができる。すなわち、FE Tがオープンチャネル状態のときのドレイン電流Idso、 ゲート電流Igoはそれぞれ、

[0027] 【数9】

[0029]

$$Vds \leq -\phi_B$$
$$-\phi_B \leq Vds \leq 0 \qquad \cdots \cdots (1)$$
$$0 \leq Vds$$

【数11】

...(3)  $Vgs_P - V_T \le Vds \le V_B$ V<sub>B</sub>≤Vds

【数12】

【0032】本形態では、FETの容量および電流源の パラメータはそれぞれ独立に決定される。

【0033】(1) FETの容量

FETの容量を決定する場合は、図8(a)に示したF ETのソースおよびドレインをネットワークアナライザ の入出力端子に接続して、小信号Sパラメータを測定す る。図2に、ネットワークアナライザを用いた小信号S パラメータの測定の概要図を示す。

【0034】図2に示す測定回路では、ネットワークア ナライザには信号源10および該信号源10のインピー ダンス2s、負荷ZLがあり、そこから入力電力 | a 1 + 2、 $| a_2 | 2$ が評価サンプル11に入射する。ここ で、a1、a2はそれぞれ入射波の規格化電圧振幅であっ て、例えば正弦波である。小信号Sパラメータの測定に おける信号レベルは、例えば-20dBmで、これは前 述した小信号にあたる。

【0035】入射電圧と反射電圧の間は、

 $b_1 = S_{11} a_1 + S_{12} a_2$ 

 $b_2 = S_{21} a_1 + S_{22} a_2$ 

という式で関係づけられ、このときのSrfを「散乱(Sc attering) パラメータ(通称、Sパラメータ)」と呼 ぶ。ネットワークアナライザの負荷をZL=Zoとしたと き、b2は負荷に吸収され、負荷からの反射はa2=0 となる。このとき、

 $S_{11} = b_1 / a_1$ 

 $S_{21} = b_2 / a_1$ 

が得られる。一方、信号源10のインピーダンスをZs =Zoとしたとき、biは信号源10に吸収され、負荷か らの反射は a1=0となる。このとき、

 $S_{22} = b_2 / a_2$ 

 $S_{12} = b_1 / a_2$ 

が得られる。以上のようにして、ネットワークアナライ ザを用いて小信号Sパラメータを測定することができ る。

【0036】上述のネットワークアナライザを用いた小 信号Sパラメータの測定を、FETがオープンチャネル 状態のときはゲートバイアスをOVとし、ピンチオフ状 態のときにはゲートバイアスに-5Vを印加して行う。 なお、ピンチオフ状態のときのゲートバイアスは-5V に限定されるものではなく、ピンチオフ電圧より低い値 で、ゲート耐圧より高い値であればいくらでも良い。

【0037】測定したFETの小信号Sパラメータのう ちS11 あるいはS21 に関して、図8 (c) の回路を用い て容量5をパラメータに計算した値と実測値が一致する ように容量5の値を決める。このようにして、FETの 容量を決定する。なお、FETの容量は過去の試作結果 から抽出した経験値を用いても良い。

【0038】(2)電流源のパラメータ

電流源のパラメータを決定する場合は、図8(a)に示 30 したFETのドレイン電流Idsを、ゲート・ソース間電 圧Vgsおよびドレイン・ソース間電圧Vdsをパラメータと して、FETの静特性(Ids-Vds、Ids-Vgsなどの電流電 圧特性)を周知の半導体パラメータアナライザを用いて 測定する。ここでは、FETをソース接地とし、ドレイ ン電圧を-10Vから15Vまで印加する。ドレイン電 圧はVgsr-Vrより小さな値から、VBより大きな値まで測 定する。なお、FETはドレイン接地でもよく、この場 合は、前出の式(1)~(4)の添字sとdを互いに読み 替える必要がある。

【0039】半導体パラメータアナライザを用いて測定 したFETのIds-Vds特性およびIds-Vgs特性に関して、 図1の等価回路を用いて、電流源6を表わす前出の式 (1)~(4)を用いて計算した値と実測値が一致する ように、電流源6のパラメータの値を決める。図3に、 Ids-Vds特性の実測値(実線)とパラメータ決定後の計 算値(破線)を示す。

【0040】図3から分かるように、電流源6を表す前 出の式(1)~(4)は実測値と非常によい一致を示し ており、これは前出の式(1)~(4)の妥当性を示し so 子10a, 10bの間に、オープンチャネル状態のFE

ている。このように決定した2端子非線形FETパラメ ータの一覧を以下の表2に示す。ここで、容量Cは20 f Fである。

12

[0041] 【表2】

фа	0.31 V
_ oa	2.0 V-1
β	0.02 A/V <sup>2</sup>
γ	1.5 V-1
K,	0.01 V <sup>-1</sup>
κ,	1.0 V-1
V <sub>T</sub>	-1.5 V
R	100 kΩ
$\mathbf{Is}_{G}$	0.00007 A
Is <sub>D</sub>	0.1 A
$V_{n}$	7.3 V
Vgs	0 V
Vgs <sub>p</sub>	-5.0 V

なお、本実施形態において、2端子非線形FETモデル として、図4に示したような電圧依存容量8と電流源6 の並列回路からなる等価回路を用いても構わない。

【0042】 (第2の実施形態) 本実施形態の回路設計 方法に用いる2端子非線形FETモデルは、FETがオ ープンチャネル状態のときは、図5 (a) に示すように 2端子の電流源6で表わされ、FETがピンチオフ状態 のときは、図5(b)に示すように容量5と電流源6か らなる2端子の並列回路で表わされる。この2端子非線 形FETパラメータも、上述した第1の実施形態の方法 の場合と同様に決定する。ここで求める電流源および容 量の値は、第1の実施形態の場合と同じ値である。

【0043】以下、図6(a)に示すスイッチ回路を例 にとり、そのスイッチ回路のオン状態、オフ状態の各状 態における等価回路について説明する。

【0044】図6(a)に示すスイッチ回路は、ソース が入出力端子10aに接続され、ゲートがアイソレーシ ョン抵抗14aを介して端子13a (ゲートコントロー ル電圧が印加される。) に接続されたFET11のドレ インと、ソースが接地され、ゲートがアイソレーション 抵抗14bを介して端子13b(ゲートコントロール電 圧が印加される。)に接続されたFET12のドレイン とが共通に入出力端子10bに接続されたスイッチ回路 である。FET11, 12は、ゲート長が0. 15  $\mu$ m、ゲート幅が100μmのAlGaAs系へテロ接合F ETである。

【0045】スイッチ回路がオン状態における等価回路 は、図6(b)に示すようになる。すなわち、入出力端 T11の等価回路である2端子の電流源21を直列に接続し、さらにピンチオフ状態のFET12の等価回路である容量と電流源からなる2端子の並列回路22を並列に接続した回路となる。図6(b)において、寄生容量17および寄生容量18は、試作したマイクロ波単一集積回路(MMIC)において考慮すべきソース電極およびドレイン電極に起因する寄生容量を示す。

【0046】他方、スイッチ回路がオフ状態における等価回路は、図6(c)に示すようになる。すなわち、オン状態のときにおけるオープンチャネル状態のFETの等価回路である2端子の電流源21とピンチオフ状態のFETの等価回路である2端子の並列回路22が入れ替わった回路となる。

【0047】上述の図6(b)、(c)に示した回路を用いて、周知のハーモニックバランス法を用いた電力入出力特性をシミュレーションすると、40GHzにおいて図7の破線のような結果を得られる。図7中、実線は試作したMMICを実測した電力透過特性である。この実測値とシミュレーション結果は非常によい一致を示し、このことから、本実施形態の2端子非線形FETモ 20デルを用いる回路設計法の正当性が示される。

#### [0048]

【発明の効果】以上説明したように、本発明によれば、 FETが2端子モデルとして表現されるので、パラメー タ数を少なくすることができるとともにその決定も簡易 となり、パラメータの計算精度が向上するという効果が ある。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態の回路設計方法に用いられる2端子非線形FETモデルを示す等価回路図である。

【図2】ネットワークアナライザを用いた小信号Sパラメータの測定の概要図である。

【図3】図1に示す電流源の電流電圧特性図である。

【図4】本発明の第1の実施形態の回路設計方法に適用可能な他の2端子非線形FETモデルの等価回路図である。

14

【図5】本発明の第2の実施形態の回路設計方法に用いる2端子非線形FETモデルを説明するための図で、

(a) はオープンチャネル状態での2端子FETモデルの等価回路図、(b) はピンチオフ状態での2端子FETモデルの等価回路図である。

【図6】本発明の第2の実施形態の回路設計方法を適用した2端子非線形FETモデルの一例で、(a)はFETを用いたスイッチ回路の一例を示す回路図、(b)はオープンチャネル状態のFETの等価回路図、(c)はピンチオフ状態のFETの等価回路図である。


【図7】図6(b)、(c)に示す回路を用いた場合の電力透過特性図である。


【図8】小信号動作における2端子FETモデルを説明するための図で、(a)はFETの等価回路図、(b)はオープンチャネル状態での2端子FETモデルの等価回路図、(c)はピンチオフ状態での2端子FETモデルの等価回路図である。

【図9】3端子非線形FETモデルの等価回路図であ る。


#### 【符号の説明】

- 1 ソース
- 2 ドレイン
- 3 ゲート
- 4 アイソレーション抵抗
- 5 容量
- 6 電流源
  - 7 抵抗
- 8 電圧依存容量







【図3】




[図4]





【図5】







ピンチオフ状態









#### フロントページの続き

#### (56)参考文献 特開 平5-197779 (JP, A)

特開 平5-135127 (JP, A)

特開 平7-129656 (JP, A)

特開 平9-102608 (JP, A)

水谷浩、外2名、"分布定数FETを 用いた超広帯域MMICスイッチの開発"、電子情報通信学会技術研究報告、 電子情報通信学会、平成11年8月、Vo 1.99、No.282、p.75~82

H. Mizutani、外2名、"Compact DC-60-GHz HJFET MMIC Switches Usinng Ohmic Electrode-Sharing Technology"、Transactions on Microwave Theory and Techniques、IEEE、平成10年11月、p. 1597~1603

#### (58)調査した分野(Int.Cl.7, DB名)

HO1P 1/15

G06F 17/50

JICSTファイル (JOIS)